振生半導體今（2）日於SEMICON Taiwan 2026以「AI時代的信任基礎（Foundation of Trust for the AI Era）」為主題，展示結合自研物理不可複製功能（Physical Unclonable Function, PUF）與後量子密碼（Post-Quantum Cryptography, PQC）的硬體資安技術，從晶片底層建立硬體信任根，協助新世代AI與智慧裝置因應量子運算時代所帶來的資安挑戰。
振生半導體創辦人暨執行長張振豐表示：「AI帶動運算設備與智慧裝置快速成長，未來的資安不能只依賴軟體防護，而必須從晶片底層建立可信任的硬體基礎。振生半導體作為量子安全晶片的先行者，致力於發展量子韌性的硬體資安技術，透過PUF與PQC的整合技術，讓裝置具備更可靠的身分識別、金鑰生成與安全驗證能力，進一步支援AI、工業電腦、金融科技及關鍵基礎設施等應用。」
振生半導體自主開發的JPUF技術，利用半導體製程中天然存在的微小隨機差異，為每一顆晶片建立獨一無二的「晶片指紋」，在不需將金鑰儲存在記憶體中的情況下，提供裝置身分識別、驗證及安全金鑰生成等功能。搭配後量子密碼硬體加速技術，可進一步提升裝置面對未來量子運算威脅的安全韌性。隨著AI伺服器、邊緣運算、工業控制、車用電子與關鍵基礎設施持續導入智慧化應用，裝置數量與資料交換規模同步增加，也使「裝置是否可信」成為新一代資安架構的重要議題。JPUF可建立晶片層級的唯一身分，而PQC則針對量子運算可能帶來的密碼破解風險提供因應方案，兩者結合可作為建立Hardware Root of Trust的重要技術基礎。此相關技術設計亦符合美國NIST後量子密碼標準及ISO/IEC 20897等硬體信任根評估框架。
深入全球半導體生態系 拓展 PQC 與硬體資安 IP 國際市場
在國際市場布局方面，振生半導體已獲選加入全球多家領先晶圓代工廠的合作與加速器生態系，成為其半導體生態系合作夥伴，提供包含 PUF 與 PQC 在內的硬體資安矽智財，協助晶片設計業者將硬體安全功能整合至新世代晶片架構中。
除晶圓代工生態系外，振生半導體亦持續與國際領先的半導體 IP、記憶體及資安技術企業展開策略合作，拓展從半導體製程、IP、晶片設計到終端系統應用的合作機會，加速 PQC 與 PUF 技術導入全球半導體供應鏈。
目前振生半導體已積極拓展美國、捷克、澳洲及新加坡等海外市場，並與當地產業、政府及策略夥伴展開商務交流與合作規劃，推動硬體資安及量子安全技術的國際導入。
累計募資達 2,800 萬美元 持續加速全球市場布局
面對 AI 與量子運算同步發展的產業環境，硬體資安將成為新一代半導體產業的重要基礎建設。振生半導體目前累計募資金額已達 2,800 萬美元，展現資本市場及產業界對量子安全與硬體資安技術發展潛力的高度關注。
未來，振生半導體將持續投入 PUF、PQC、Hardware Root of Trust 及相關硬體資安 IP 的研發與產品化，並深化與全球半導體產業鏈及策略夥伴合作，鎖定 AI 伺服器、資料中心、工業電腦、金融科技、智慧裝置及關鍵基礎設施等市場，協助全球客戶建立量子時代的安全運算基礎。
